那位高手能用数据说明上拉电阻和下拉电阻的作用?

来源:学生作业帮助网 编辑:作业帮 时间:2024/11/16 05:33:38
那位高手能用数据说明上拉电阻和下拉电阻的作用?
xVrX! Nj(gEfLSBycl!A>"Q_I+œԔ(JWoӧo+'Μ UsQ+8fNh[wLmtμ !~vb?W_ſ{K+Tia40&;39a92s%lD YB厼e1=P7!ZMq݆Md"[DYÿw;d\[$*B7X8KEh~2i1lq-( ݎg$¼MsK'4阌3 XHwmD)GzCVS)גܭ0gF$ÕqI;e@C?3=Ѕ?>\Y!`F7u@n4ڊֆ4Jz Q~.Kxxx ]5$$ }O|j[}yFg/Y>{qpb;c~%N:8+*DGي oqH]_:HW MnGSwclp#9~5nmP]_ixˌAإ<2T(+{gíbʯ$.AaW]#T;1CCpSwvx L4x,Wd[mlmh9b?C3uhvĩMy+*Jd I^Oz(f'éc5-DF 12dhji6<{W* )h\`p'` 3N`&Udd!mŰÈr4(qHYTUq +%%òaʔlnٽ4`p |V"q^X}e#LEi_pRI`{(>1V%y jT?B37YL^=2YVqS0h0-xC˘㴨jַ?ߘ=F gՐl3/gS|ѠS"M7 t|էy 7֧GO{U.nMB 'nV̤(7

那位高手能用数据说明上拉电阻和下拉电阻的作用?
那位高手能用数据说明上拉电阻和下拉电阻的作用?

那位高手能用数据说明上拉电阻和下拉电阻的作用?
看看百度百科就有很好的说明.
只解释提高总线的抗电磁干扰能力这一项,如果没有上拉电阻或下拉电阻,总线的线路阻抗较高,假设为1兆欧,当一个几十微安的干扰信号进入总线系统,那么产生的电平可以高达几十伏,你说这时应该怎么办?
假设上拉电阻或下拉电阻为5千欧,那么即使有一个一百微安的干扰信号进入总线系统,那么产生的电平才0.5伏.
你就会明白上拉电阻或下拉电阻的作用啦.

上拉电阻是将电阻的1脚接VCC另一脚接需要上拉的芯片管脚。
下拉电阻是将电阻的1脚接GND另一脚接需要下拉的芯片管脚。大小一般为1~10K,主要用在中段、复位、片选、控制以及开漏输出的管脚。作用是防止系统复位时引起的不稳定。
上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流。弱强只是上拉电阻的阻值不同,没有什么严格区...

全部展开

上拉电阻是将电阻的1脚接VCC另一脚接需要上拉的芯片管脚。
下拉电阻是将电阻的1脚接GND另一脚接需要下拉的芯片管脚。大小一般为1~10K,主要用在中段、复位、片选、控制以及开漏输出的管脚。作用是防止系统复位时引起的不稳定。
上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流。弱强只是上拉电阻的阻值不同,没有什么严格区分。对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

收起

芯片输入引脚的外部有三种不同的连接方式:带上拉电阻的连接、带下拉电阻的连接和“悬空”连接。通俗地说,若芯片的某个引脚通过一个电阻接到电源(Vcc)上,这个电阻被称为“上拉电阻”。与之相对应,若芯片的某个引脚通过一个电阻接到地(GND)上,则相应的电阻被称为“下拉电阻”。这种做法使得,悬空的芯片引脚被上拉电阻或下拉电阻初始化为高电平或低电平。根据实际情况,上拉电阻与下拉电阻可以取值在1KΩ~10KΩ...

全部展开

芯片输入引脚的外部有三种不同的连接方式:带上拉电阻的连接、带下拉电阻的连接和“悬空”连接。通俗地说,若芯片的某个引脚通过一个电阻接到电源(Vcc)上,这个电阻被称为“上拉电阻”。与之相对应,若芯片的某个引脚通过一个电阻接到地(GND)上,则相应的电阻被称为“下拉电阻”。这种做法使得,悬空的芯片引脚被上拉电阻或下拉电阻初始化为高电平或低电平。根据实际情况,上拉电阻与下拉电阻可以取值在1KΩ~10KΩ之间,其阻值大小与静态电流及系统功耗相关。

收起